Схема сумматора на полусумматорах

схема сумматора на полусумматорах
Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S и C, где S — это бит суммы по модулю 2, а C — бит переноса. Вот так выглядит AND gate: Если толкнуть один из входов («послать единицу»), на выходе получим «ноль»: «единица» на правом входе просто «закроет ключ», единица на левом же раздвоится, и тот сигнал, который ушёл вправо, закроет ключ для левого прежде чем тот дойдёт до него. Поэтому желательно подобрать устройство, которое могло бы выполнять функции электронного ключа с управлением цифровым сигналом. Подобная структура не может обладать максимальным быстродействием, но при этом является простой в схемотехнической реализации. Для сравнения, например, 8-разрядных чисел можно применить две четырёхразрядные микросхемы.


Они имеют максимальное быстродействие, но их реализация требует дополнительных аппаратных затрат. Поэтому, с точки зрения получения результата без учёта затрат времени на вычисление суммы, табличный способ определения двоичного сумматора является основным. Эта схема приведена на рисунке 8. Ее можно минимизировать, но это несколько усложняет принципы построения сумматоров, поэтому вопросы минимизации рассматриваться не будут. Многоразрядный сумматор с последовательным переносом: Время выполнения операции в сумматоре с последовательным переносом намного больше времени сложения в одноразрядном сумматоре. Более подробно операции над двоичными числами будут рассмотрены позднее.

При подаче на управляющий вход X логической единицы, сигнал, поступающий на вход Y, появляется на выходе Out. При наличии на всех трех входах логических единиц, на обоих выходах сумматора присутствуют единицы. Таблица истинности такой схемы, называемой полусумматором, приведена на рисунке 4. Рисунок 4. Таблица истинности полусумматора. В соответствии с принципами построения произвольной таблицы истинности получим схему полусумматора.

Похожие записи: